张士玉小黑屋

目录1、问题背景2、存在问题的电路 3、利用CSA改进的电路 4、总结1、问题背景        在某次电路设计时我需要实现这样的功能：    assignout=(sel ==0)?c+d:a+b+d；    因为上述的操作数a/b/c/d都是64bit位宽数据，电路设计时存在串行的两个64bit加法器，最终导致时序无法满足需求（1GHz时钟），经过分析后利用CSA解决了这个问题。             CSA（