当前位置:首页 » 《随便一记》 » 正文

01、DDR3的IP核生成时的流程和时钟区分_科神的FPGA学习工坊的博客

2 人参与  2022年04月28日 13:07  分类 : 《随便一记》  评论

点击全文阅读


发布时间:2021/11/24
发布编号:2021-01
一、硬件平台
win10 + vivado 2020.2
芯片:xc7z100ffg900-2
二、具体流程
生成IP的流程如下:
1、 选择例化IP的数量;
在这里插入图片描述

2、同类型引脚封装的FPGA型号,可以不用管;
在这里插入图片描述
3、选择DDR3的代数
在这里插入图片描述
4、工作时钟800MHz,DDR3的实际工作速率就是800MHz*2(1600MHz),在工作时钟的基础上进行4:1(2:1)的分频得到用户时钟200MHz(400MHz),DDR3读写数据的时候就是用户时钟处理的,用户时钟是一定小于工作时钟的。
在这里插入图片描述
5、下面的参数就是根据实际原理图选定,红色标线的地方就是你选项中没有这个型号的时候,需要自己定义这种型号。
在这里插入图片描述
6、DDR3这个IP核输入的系统时钟和参考时钟
在这里插入图片描述
7、输入参考时钟和系统时钟no buffer,高复位还是低复位,这里面要注意xadc这个地方,选上会多一些xadc的几个信号。
在这里插入图片描述
8、这步点下一步即可在这里插入图片描述
9、这步点下一步即可在这里插入图片描述
10、读取引脚约束文件(xdc/ucf)
在这里插入图片描述
11、下一步就是直接生成。


点击全文阅读


本文链接:http://m.zhangshiyu.com/post/39107.html

时钟  下一步  工作  
<< 上一篇 下一篇 >>

  • 评论(0)
  • 赞助本站

◎欢迎参与讨论,请在这里发表您的看法、交流您的观点。

关于我们 | 我要投稿 | 免责申明

Copyright © 2020-2022 ZhangShiYu.com Rights Reserved.豫ICP备2022013469号-1