张士玉小黑屋

发布时间：2021/11/24发布编号：2021-01一、硬件平台win10+vivado2020.2芯片：xc7z100ffg900-2二、具体流程生成IP的流程如下：1、选择例化IP的数量；2、同类型引脚封装的FPGA型号，可以不用管；3、选择DDR3的代数4、工作时钟800MHz，DDR3的实际工作速率就是800MHz*2(1600MHz)，在工

版权声明：本文为博主原创文章，遵循CC4.0BY-SA版权协议，转载请附上原文出处链接和本声明。本文链接：https://blog.csdn.net/qq_46621272/article/details/121396516FPGA视频处理FIFO的典型应用FPGA视频处理FIFO的典型应用，视频输入FIFO的作用，视频输出FIFO的作用，视频数据跨时钟域FIFO，视频缩放FIFO的作

智能电子锁，是智能家居领域中应用较为广泛的商品。而个性化的语音交互则是电子锁智能化的重要表现之一。在电子锁领域，唯创知音WT588F02B-8S（C001_01）这款语音芯片得到了不少电子锁品牌的青睐。普通智能电子锁需要语音交互功能和时钟功能，需通过MCU+语音芯片+时钟芯片等元器件来实现电子锁的智能化，个性化器件多，代表着电路设计相对复杂，电路板体积大，成本高。而基于WT588F02B-8S（C001_01）电子智能锁解决方案只需依靠一颗WT588F02B-8S语音芯片就能

嵌入式原理及应用考试复习简答题1：LED静态显示和动态显示的区别？2：Cortex-M3有哪些特点？3：同步、异步通信的区别4：RCC时钟与RTC时钟的区别5：GPIO的模式程序题1：LED1(PE5)和LED2(PB5)同时闪烁显示，要求GPIO时钟频率为10MHZ2：绘制LED1,LED2,LED3,LED4的电路图，并编写一个流水灯简

canvas绘制圆形与12边形（多边形）时钟先看圆形时钟大致3个步骤1.获取画布及内容，定义初始变量2.封装3个方法3.画时钟，及封装12边形时钟相对于圆形时钟，12边形刚好对应于时钟的12个刻度，即我们仅需要改变一下外边框（时钟盘）和刻度微调即可先看圆形时钟大致3个步骤1.获取画布及内容，定义初始变量//1v

老板说我技术需要有长进，不能只做一个crudboy。于是我选来选去，终于选定了，来学习操作系统。因为操作系统一直被看做是计算机软件的基石。本系列是我学习操作系统的笔记，操作系统是以AliOSThings为例子。其他的操作系统也是差不多。本文主要是讲操作系统的定时器管理，后面会有更多的操作系统内容介绍。国庆假期学门新技术，拒绝只做crudboy,就从操作系统开始-中断管理 1、背景定时器，顾名思义，是指从指定的时刻开始，经过一个指定的时间，然后触发一个超时事件࿰

 以上为手册配置时序图芯片手册下载地址https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyc/cyc_c5v1.pdf用到的FPGA引脚由图上可以看出PS模式下载编程文件，只需要5个编程口，分别是：    1.CONF_DONE：编程数据完成指示脚；    2.nSTATUS：     编程状态指示；    3.DATA[0]：      编程数据；    4.nCONFIG：

目录什么是I2CI2C的通信时序I2C的寄存器解析什么是G-SensorI2C总线的通信流程1.什么是I2C物理接口：SCL+SDA(1)SCL：时钟线，传输CLK信号，一般是I2C主设备向从设备提供时钟的通道。(2)SDA:数据线，通信数据都通过SDA线传输。原理图：通信特征：（1）串行通信（2）同步（3

单通道，左右声道，示意图，16/24/位数据

hisi的多通道示意图，可以接多路输入，ktv可以多个话筒一个意思。不是左右声道的意思，不要搞混了。

声音是模拟信号，通过ad芯片，对输入的模拟量进行数字化，根据设置的采样频率，抽样采集电压信号，转化为数字信号，最终保存文件，编码，然后解码，由数字信号，转化还原模拟信号，由喇叭播放声音

一、I2S引脚介绍I2S是全双工，即同时接收和发送。重要有三个时钟信号（主时钟MCLK，帧同步时钟左右切换时钟WS，数据时钟BCLK），和一个数据接收SD_RX，一个数据发SD_TX送。可设置主从模式，主控是主模式的话，由主控参数所有用到的时钟，ad芯片即是从模式。主控是从模式的话，由ad芯片外接27mhz晶振，产生时钟。接收和发送可以共用时钟

LVDS收发传输实例功能图如下：由PLL（时钟生成）产生基准时钟；FPGA内部产生固定的1024字节位单位的有效数据帧以用作同步的pattern数据，通过LVDS发送出去；同时另一侧，FPGA也接收LVDS数据，进行位对齐处理，并且对有效数据进行解串；位对齐（bitalign）处理一般情况下，LVDS传输只有一个固定的时钟差分对和多个数据差分对。每个时钟对应地采集多个数据位的数据。如下：只有1个时钟和1个数据的LVDS传输，1个时钟周期可以传输1位、2位、3位…多个数据位。通常称这个时钟和数据的关系