近日，美光和SK海力士相继官宣，其NAND闪存芯片对堆叠层数突破200层限制。
其中，美光的闪存芯片由232层存储单元组成，数据传输速度将比其上一代176层的芯片快50%，且封装尺寸比前几代产品还要小28%，预计2022年底开始量产232层NAND；而SK海力士的闪存芯片由238层存储单元组成，数据传输速度和功率比上一代提高了50%，读取数据消耗的能量也减少了21%，预计2023年上半年开始量产。
层数越高越好
NAND闪存几乎应用于所有主要的电子终端之中，智能手机、电脑、USB驱动器等都有它的存在。闪存受不受市场欢迎的两个重要因素，一是成本，二就是存储密度。
而自2013年三星设计出垂直堆叠单元技术后，芯片的层数比拼一直是各大NAND闪存芯片厂商竞争的重点。
与CPU和GPU仍在竞争增大晶体管密度、用更精细的技术大幅提高芯片性能不同，在NAND市场，目前，想要大幅提高存储密度，增加层数就是关键。因此，NAND闪存从最初的24层一路上升，发展到现在的200多层。
不过也有专家表示，在闪存芯片领域，各个厂家都有各自的技术架构和演进路线图，并不完全一致，各家都有各家的技术工艺特色。在低层级的时候，3D堆叠确实能够显著提升闪存的性能，但是随着层数的增加，性能提升也会遭遇瓶颈，需要在技术、成本和性能之间寻找一个平衡。总体而言，层数的领先并不能代表闪存技术上的绝对领先，还是综合成本和性能来看。
美光232层NAND使用了与三星第七代闪存相似的“双堆栈”技术。将232层分为两部分，每部分116层，从一个深窄的孔开始堆叠。通过导体和绝缘体的交替层蚀刻，用材料填充孔，并加工形成比特存储部分，从而制造出成品芯片。
而蚀刻和填充穿过所有堆叠层的孔，就成为了NAND闪存层数增加的技术关卡。
200层的野心
目前，大多数的闪存芯片仍在生产100+层数的芯片，但众多生产企业对200层的生产工艺都是跃跃欲试。
早在2019年，SK海力士就做出过大胆假设，在2025年推出500层堆叠产品，并在2032年实现800层以上。
今年稍早，美国西部数据与合作伙伴日本铠侠称，将很快推出超过200层的BiCS+内存芯片，预定在2024年正式面世。
参与层数竞争的三星电子也被曝将在今年底推出200层以上的第八代NAND闪存，业界猜测可达224层，传输速度和生产效率将提高30%。
现在全球的闪存格局，三星电子虽是技术的奠基者并在过去一直领导市场发展，但在200层以上的竞争上，略落后于美光与SK海力士。这两家公司入局虽晚，但技术演进势头很猛，在技术上可能保持领先优势。
而未来，据欧洲知名半导体研究机构IMEC认为，1000层的NAND闪存也不是很远，或在10年内就会出现。层数之争依旧是NAND闪存的主旋律，就看能否有人弯道超车了。（文稿来源：财联社 马兰）